

Requested Patent: JP10223649A
Title: BASE STRUCTURE OF BIPOLAR TRANSISTOR ;
Abstracted Patent: JP10223649 ;
Publication Date: 1998-08-21 ;
Inventor(s): KAKINUMA HIROAKI;; MORI MIKIO ;
Applicant(s): OKI ELECTRIC IND CO LTD ;
Application Number: JP19970021884 19970205 ;
Priority Number(s): ;
IPC Classification: H01L21/331; H01L29/73; H01L29/205 ;
Equivalents: ;

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain the low-resistance base layer of a bipolar transistor in spite of its thin base layer, by making its base structure a modulated doping structure. **SOLUTION:** The base structure of a bipolar transistor is made to be the one wherein an undoped i-type GaAs layer 12-2 is sandwiched from an upper and a lower sides by heavily doped layers 12-1 with such P-type dopants as Zn, Cd, C (each of their concentrations is about 1times 10^{-5} times 10 cm^{-3}). Therefore, the holes of the heavily doped layers 12-1 with the P-type dopants are moved by diffusions to the undoped i-type GaAs layer 12-2 to make this layer 12-2 into a P-type layer. But, since the undoped i-type GaAs layer 12-2 has no ionized acceptor, the holes can transit the layer 12-2 to be scattered scarcely. Thereby, since the equivalent mobility of the base layer increases, the base resistance can be reduced to enable the high-speed operation of the transistor.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-223649

(43) 公開日 平成10年(1998) 8月21日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 21/331

H 0 1 L 29/72

29/73

29/205

29/205

審査請求 未請求 請求項の数 3 O L (全 4 頁)

(21) 出願番号 特願平9-21884

(22) 出願日 平成9年(1997) 2月5日

(71) 出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 柿沼 弘明

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内

(72) 発明者 毛利 幹雄

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内


(74) 代理人 弁理士 清水 守 (外1名)

(54) 【発明の名称】 バイポーラトランジスタのベース構造

(57) 【要約】

【課題】 ベース層に変調ドーピング構造を採用することにより、薄くても低抵抗のベース層を得ることができるバイポーラトランジスタのベース構造を提供する。

【解決手段】 バイポーラトランジスタのベース構造を、変調ドーピング構造、例えば、Zn, Cd, C等のP型ドーパントの高濃度 ($1 \times 10^{19} \sim 5 \times 10^{19} \text{ cm}^{-3}$) ドープ層12-1を、ノンドープi型GaAs層12-2で上下から挟んだ構造にする。



11: N型GaAsコレクタ層

12-1: P型ドーパントの高濃度ドーブ層

12-2: ノンドープi型GaAs層

13: N型Al_{0.3}Ga_{0.7}As (アルミニウムガリウム砒素) エミッタ層

【特許請求の範囲】

【請求項1】 バイポーラトランジスタのベース構造が、変調ドーピング構造からなることを特徴とするバイポーラトランジスタのベース構造。

【請求項2】 請求項1記載のバイポーラトランジスタのベース構造において、前記変調ドーピング構造が、少なくとも一組のP型あるいはN型の高濃度ドーパ層と、ノンドープあるいは低濃度ドーパ層の積層構造からなることを特徴とするバイポーラトランジスタのベース構造。

【請求項3】 請求項1記載のバイポーラトランジスタのベース構造において、前記変調ドーピング構造が、前記P型高濃度ドーパ層間にノンドープi型層を有することを特徴とするバイポーラトランジスタのベース構造。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、バイポーラトランジスタに係り、特に、動作速度が高速で各種理論集積回路に応用が可能なバイポーラトランジスタのベース構造に関するものである。

【0002】

【従来の技術】バイポーラトランジスタ(BT)は電流が大きくとれ、動作速度が高速であるという特徴がある。しかし、より一層の高速化を図るために、ヘテロエミッタの採用やベース抵抗の低減等の改良が行われている。図3はかかる従来のバイポーラトランジスタの断面図である。

【0003】この図において、1は半絶縁性GaAs基板、2はそのGaAs基板1上に形成されるN型GaAsコレクタ層、3はそのN型GaAsコレクタ層2上に形成されるP型GaAsベース層、4はそのP型GaAsベース層3上に形成されるN型AlGaAsエミッタ層である。

【0004】

【発明が解決しようとする課題】このようなバイポーラトランジスタの高速な動作を得るためには、ベース層3内のキャリアの走行時間を減少させることが必要である。そのためには、ベース層3をできる限り薄くすることが有効であるが、あまり薄くすると今度はベース抵抗が上昇して応答の時定数が大きくなってしまふ。

【0005】したがって、ベース層3のドーピング濃度をできるだけ大きくすることが必要であるが、あまり上げすぎると今度は耐圧が低下するという問題があった。本発明は、上記問題点を除去し、ベース層に変調ドーピング構造を採用することにより、薄くても低抵抗のベース層を得ることができるバイポーラトランジスタのベース構造を提供することを目的とする。

【0006】

【課題を解決するための手段】本発明は、上記目的を達成するために、

〔1〕バイポーラトランジスタのベース構造が、変調ドーピング構造からなるようにしたものである。

〔2〕上記〔1〕記載のバイポーラトランジスタのベース構造において、前記変調ドーピング構造が、少なくとも一組のP型あるいはN型の高濃度ドーパ層と、ノンドープあるいは低濃度ドーパ層の積層構造からなるようにしたものである。

【0007】〔3〕上記〔1〕記載のバイポーラトランジスタのベース構造において、前記変調ドーピング構造が、前記P型高濃度ドーパ層間にノンドープi型層を有するようにしたものである。

【0008】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1実施例を示すバイポーラトランジスタの断面図である。図1に示すように、半絶縁性GaAs(ガリウム砒素)基板10上に、順次N型GaAsコレクタ層11、その上に厚さ100~300nmのP型GaAsベース層12、その上に格子整合したN型 $Al_{0.35}Ga_{0.65}As$ (アルミニウムガリウム砒素)エミッタ層13を形成している。 $Al_{0.35}Ga_{0.65}As$ はGaAsよりもバンドギャップが大きいので、この場合ヘテロエミッタである。

【0009】図2は本発明の第1実施例を示すバイポーラトランジスタのベース層の詳細な構造を示す模式図である。この実施例では、Zn、Cd、C等のP型ドーパントの高濃度($1 \times 10^{19} \sim 5 \times 10^{19} \text{ cm}^{-3}$)ドーパ層12-1がドーピングしていない、つまり、ノンドープi型GaAs層12-2を上下から挟んだ構造になっている。これは、この構造に限られるわけではなく、種々の変形が考えられる。例えば、P型層とi型層が一層ずつでも良く、反対にP型層とi型層を多層化してもよい。また、PNPトランジスタの場合にはN型層とi型層を多層化すれば良い。

【0010】以下、このバイポーラトランジスタの動作について説明する。図2において、P型ドーパントの高濃度ドーパ層12-1の正孔は、拡散によりノンドープGaAs層12-2に移るため、この層はP型化する。しかし、ノンドープi型GaAs層12-2にはイオン化したアクセプタが無いので、正孔は散乱をほとんど受けずに走行することができる。P型GaAsでは正孔の移動度はアクセプタ濃度により大きく変化する。例えば、 $N_A = 10^{16} \text{ cm}^{-3}$ では $\sim 400 \text{ cm}^2/\text{Vs}$ であるが、 $N_A = 10^{19} \text{ cm}^{-3}$ では $100 \text{ cm}^2/\text{Vs}$ 以下に減少する。なお、図2において、矢印(←)はベース電流である。

【0011】従って、多層化することによる正孔が走行する層の厚さi層の減少を考慮しても、正孔は流れ易くなる。このように構成したので、この実施例によれば、ベース層の等価的な移動度が大きくなるので、ベ-

スの抵抗を下げることができる。従って、トランジスタの動作の高速化を図ることができる。

【0012】次に、本発明の第2実施例について説明する。図4は本発明の第2実施例を示すバイポーラトランジスタの断面図である。図4に示すように、層の構造は第1実施例と同様であるが、半絶縁性InP（インジウム燐）基板20上に、格子整合したN型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ （インジウムガリウム砒素）コレクタ層21として、その上に格子整合したP型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ （インジウムガリウム砒素）ベース層22を、その上にN型InPエミッタ層23を形成するようにしている。InPは $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ よりもバンドギャップが大きいので、この場合ヘテロエミッタである。

【0013】図5は本発明の第2実施例を示すバイポーラトランジスタのベース層の詳細な構造を示す模式図である。この図に示すように、ベース層22の構造は、第1実施例の場合と全く同様であり、Zn、Cd、C等のP型ドーパントの高濃度（ $1 \times 10^{19} \sim 5 \times 10^{19} \text{ cm}^{-3}$ ）ドーパ層22-1が、ノンドープi型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 層22-2を上下から挟んだ構造になっている。

【0014】以下、このバイポーラトランジスタの動作について説明する。図5に示すように、P型ドーパント高濃度ドーパ層22-1の正孔は、拡散によりノンドープ $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 層22-2に移るため、この層はP型化する。しかし、i型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 層にはイオン化したアクセプタが無いので正孔は散乱をほとんど受けずに走行することができる。なお、図5において、矢印（←）はベース電流である。

【0015】したがって、この実施例によれば、第1実施例と同様に、ベース層の等価的な移動度が大きくなるので、ベースの抵抗を下げるることができる。従って、トランジスタの動作の高速化を図ることができる。なお、上記実施例に示したノンドープi型層は、低濃度にドーパした層とするようにしてもよい。

【0016】また、本発明は上記実施例に限定されるも

のではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

【0017】

【発明の効果】以上、詳細に説明したように、本発明によれば、ベース層の等価的な移動度が大きくなるので、ベースの抵抗を下げるることができる。従って、トランジスタの動作の高速化を図ることができる。

【図面の簡単な説明】

【図1】本発明の第1実施例を示すバイポーラトランジスタの断面図である。

【図2】本発明の第1実施例を示すバイポーラトランジスタのベース層の詳細な構造を示す模式図である。

【図3】従来のバイポーラトランジスタの断面図である。


【図4】本発明の第2実施例を示すバイポーラトランジスタの断面図である。

【図5】本発明の第2実施例を示すバイポーラトランジスタのベース層の詳細な構造を示す模式図である。


【符号の説明】

- 10 半絶縁性GaAs（ガリウム砒素）基板
- 11 N型GaAsコレクタ層
- 12 P型GaAsベース層
- 12-1、22-1 P型ドーパントの高濃度ドーパ層
- 12-2 ノンドープi型GaAs層
- 13 N型 $\text{Al}_{0.35}\text{Ga}_{0.65}\text{As}$ （アルミニウムガリウム砒素）エミッタ層
- 20 半絶縁性InP（インジウム燐）基板
- 21 N型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ （インジウムガリウム砒素）コレクタ層
- 22 P型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ （インジウムガリウム砒素）ベース層
- 22-2 ノンドープi型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 層
- 23 N型InPエミッタ層

【図1】




【図2】




- 11: N型GaAsコレクタ層
- 12-1: P型ドーパントの高濃度ドーパ層
- 12-2: ノンドープi型GaAs層
- 13: N型 $\text{Al}_{0.35}\text{Ga}_{0.65}\text{As}$ （アルミニウムガリウム砒素）エミッタ層


【図3】



【図4】



【図5】



20: 半絶縁性InP (インジウム燐) 基板
 21: N型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ (インジウムガリウム砒素) コレクタ層
 22: P型 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ (インジウムガリウム砒素) ベース層
 23: N型InPエミッタ層